El incremento exponencial de la ocurrencia de errores suaves convierte la optimización de la fiabilidad, rendimiento, área de hardware y consumo de energía en una de las principales preocupaciones en los procesadores integrados modernos. Dado que el costo de diseño de técnicas de hardware dirigidas a mejorar la fiabilidad de los microprocesadores es bastante caro para sistemas integrados con recursos limitados, se han propuesto mecanismos de tolerancia a fallas a nivel de software como una solución atractiva para las amenazas de errores suaves. Sin embargo, muchos esquemas basados en redundancia a nivel de software están acompañados de una considerable sobrecarga de rendimiento, lo cual no es aceptable para muchas aplicaciones integradas. En este trabajo, hemos introducido un esquema de protección contra errores suaves de ultra bajo costo para aplicaciones integradas, que funciona basado en el análisis del código fuente e identificación de variables críticas. Después de la identificación, estas variables vitales están adecuadamente protegidas mediante la colocación de verificaciones en tiempo de ejecución en puntos críticos de la ejecución. Nuestros resultados experimentales basados en varias aplicaciones demuestran que el esquema propuesto puede mitigar la tasa de fallos en un 47% con una degradación de rendimiento despreciable.