Al utilizar las interconexiones a través del silicio (TSV), la tecnología de integración tridimensional puede apilar una gran memoria en la parte superior de los núcleos como una caché en el chip de último nivel (LLC) para reducir el acceso a la memoria fuera del chip y mejorar el rendimiento del sistema. Sin embargo, la integración de más cachés en el chip aumenta la densidad de potencia del chip, lo que podría provocar problemas relacionados con la temperatura en el consumo de energía, la fiabilidad, el costo de enfriamiento y el rendimiento. Se requiere un esquema efectivo de gestión térmica para garantizar el rendimiento y la fiabilidad del sistema. En este estudio, se propone un esquema de gestión térmica basado en lógica difusa (FBTM) que considera simultáneamente los núcleos y las cachés apiladas. El método propuesto combina un esquema de reconfiguración dinámica de la caché con una política de control basada en lógica difusa de manera consciente de la temperatura. El esquema de reconfiguración dinámica de la caché determina el tamaño de la caché para el núcleo del procesador según la aplicación que alcanza un ahorro sustancial en el consumo de energía. La política de control basada en lógica difusa se utiliza para cambiar el nivel de frecuencia del núcleo del procesador en función de la reconfiguración dinámica de la caché, un proceso que puede mejorar aún más el rendimiento del sistema. Los experimentos muestran que, en comparación con otros esquemas de gestión térmica, el FBTM propuesto puede lograr, en promedio, una reducción de 3 grados en la temperatura y una reducción del 41% en la energía de fuga.