La verificación de diseños digitales complejos a menudo implica el uso de simuladores costosos. El presente documento propone un enfoque para verificar una familia específica de sistemas complejos de hardware/software, cuya parte de hardware, que se ejecuta en un FPGA, se comunica con una contraparte de software ejecutada en un procesador externo, como un software de usuario/operador que se ejecuta en una PC externa. El hardware se describe en VHDL y el software puede describirse en cualquier lenguaje de programación que pueda ser interpretado o compilado en un archivo ejecutable (Linux). El enfoque presentado utiliza herramientas de código abierto, evitando costos de licencia costosos y restricciones de uso.