El aumento continuo en los requisitos funcionales de los diseños de hardware modernos significa que el proceso tradicional de verificación funcional se vuelve ineficiente para cumplir con el objetivo de tiempo de comercialización con un nivel suficiente de confianza en el diseño. Por lo tanto, la necesidad de mejorar el proceso es evidente. Los modelos de aprendizaje automático (ML) han demostrado ser valiosos para automatizar partes importantes del proceso, que típicamente han ocupado el ancho de banda de los ingenieros; desviándolos de agregar nuevas métricas de cobertura para hacer que los diseños sean más robustos. La investigación actual sobre la implementación de diferentes modelos de (ML) demuestra ser prometedora en áreas como la restricción de estímulos, generación de pruebas, recopilación de cobertura y detección y localización de errores. Un ejemplo de implementación de una red neuronal artificial (ANN) en la generación de pruebas muestra una aceleración de 24.5 veces en la verificación funcional de una especificación de procesador RISC de doble núcleo. Otro estudio demuestra cómo el agrupamiento k-means puede reducir la redundancia de la traza de simulación de un puente de AHB a WHISHBONE en un 21%, reduciendo así el esfuerzo de depuración al no tener que inspeccionar formas de onda innecesarias. El trabajo investigado muestra una visión general exhaustiva de los modelos actuales de (ML) que mejoran el proceso de verificación funcional, a partir de la cual se infiere una idea de las áreas de investigación futuras prometedoras.