Las mediciones en dispositivos comerciales muestran una considerable susceptibilidad de los amplificadores operacionales a las interferencias electromagnéticas acopladas a su pin de salida. Este documento investiga algunas arquitecturas básicas, desde amplificadores de una sola etapa hasta un amplificador operacional completo. El resultado es una correlación entre las diferentes configuraciones de amplificador, la impedancia de salida y la susceptibilidad a las interferencias. Las simulaciones se realizan utilizando la tecnología estándar CMOS UMC de 180 nm y ejecutando el netlist de los esquemáticos extraídos del diseño.