Recientemente, los avances en tecnología han permitido que los sistemas integrados sean adoptados para una variedad de aplicaciones. Algunas de estas aplicaciones requieren procesamiento de gráficos 2D en tiempo real que se ejecute en especificaciones de diseño limitadas, como bajo consumo de energía y una pequeña área. Para satisfacer tales condiciones, incluir un acelerador de gráficos 2D específico en el sistema integrado es un método efectivo. Este método reduce la carga de trabajo del procesador en el sistema integrado al explotar el acelerador. El acelerador ayuda al sistema a realizar el procesamiento de gráficos 2D en tiempo real. Por lo tanto, una variedad de aplicaciones que requieren procesamiento de gráficos 2D pueden implementarse con un procesador integrado. En este documento, presentamos un acelerador de gráficos 2D para sistemas integrados pequeños. El acelerador incluye una operación de dibujo de líneas optimizada basada en el algoritmo de Bresenham. La operación optimizada permite que el acelerador maneje varios tipos de procesamiento de gráficos 2D y realice el dibujo de líneas en lugar del procesador del sistema. Además, el acelerador también distribuye la carga del núcleo del procesador al eliminar la necesidad de que el núcleo acceda a la memoria del búfer de trama. Medimos el rendimiento del acelerador implementando el procesador, incluido el acelerador, en una matriz de compuertas programable en campo (FPGA) y comprobando la posibilidad de realización mediante síntesis utilizando el proceso CMOS de 180 nm.