Las aplicaciones avanzadas de control de movimiento requieren retroalimentación de velocidad suave y altamente precisa de alta banda, que generalmente es proporcionada por un codificador incremental. Además, también se exigen altas tasas de muestreo para lograr un rendimiento del sistema de vanguardia. Tal rendimiento del sistema de control con alta precisión puede lograrse fácilmente con controladores basados en FPGA. Por otro lado, el conocido método MT para estimación de velocidad ha sido probado en la práctica. Sin embargo, su complejidad, que está relacionada con la división aritmética inherente involucrada en la parte de cálculo del método, evita su implementación holística como una solución de chip único en FPGAs de bajo costo y tamaño pequeño que son adecuados para sistemas de control optimizados prácticos. Para superar este obstáculo, propusimos un algoritmo tipo MT sin división que consume solo recursos mínimos de FPGA, lo que lo hace adecuado para FPGAs modernas optimizadas en costos. En este documento, presentamos nuevos resultados. El algoritmo discreto recursivo ha sido optimizado aún más para mejorar la precisión de la estimación de velocidad. El nuevo algoritmo también se ha implementado en la placa experimental de FPGA y validado mediante experimentos prácticos. El diseño mejorado del algoritmo ha dado como resultado un mejor rendimiento práctico.