La función de derivación de clave basada en contraseña Scrypt ha sido empleada en muchos servicios y aplicaciones debido a su capacidad de protección. También se ha utilizado como un algoritmo de prueba de trabajo en implementaciones de blockchain. Aunque esta función hash criptográfica proporciona una seguridad muy alta, la velocidad de procesamiento y el consumo de energía para generar un bloque hash para la red blockchain son de bajo rendimiento. En este documento, se propone una arquitectura de hardware de alta velocidad y bajo consumo de energía de la función Scrypt para generar bloques para la red blockchain basada en Scrypt. Esta arquitectura minimiza el número de bloques computacionales principales para reducir el consumo de energía del sistema. Además, los recursos de uso compartido y las arquitecturas en cascada propuestas hacen que la velocidad de cálculo aumente significativamente, mientras que el costo de hardware se reduce a la mitad en comparación con la arquitectura paralela no en cascada. El sistema de hardware completo está diseñado e implementado en las plataformas FPGA Xilinx Virtex-7 y Aveo U280. La tasa de hash del sistema propuesto alcanza 229.1 kHash/s. Su tasa de hash, eficiencias de hardware y energía son mucho más altas que las de otros trabajos implementados en plataformas de hardware FPGA y GPU. La arquitectura de hardware propuesta también se implementa con éxito en un diseño ASIC utilizando la tecnología CMOS de 180 nm de ROHM.