Este documento presenta una arquitectura novedosa para criptoprocesadores de anillo de aprendizaje con errores (LWE) que utiliza un enfoque eficiente en las operaciones de cifrado y descifrado. Al programar multiplicadores para trabajar en paralelo, se reduce significativamente el tiempo de cifrado y descifrado. Además, las multiplicaciones polinómicas se realizan utilizando multiplicadores de transformación numérica teórica (NTT) basados en arquitectura de retroalimentación de múltiples retardos (MDF) de radix-2 y radix-8 para acelerar la operación de multiplicación. Para reducir la complejidad del hardware de un multiplicador NTT, se eliminan tres operaciones de inversión de bits durante los procesos NTT e inverso NTT (INTT). Las adiciones polinómicas en la fase de cifrado de anillo-LWE también se organizan para trabajar simultáneamente y reducir la latencia. Como resultado, los criptoprocesadores de anillo-LWE basados en multiplicadores paralelos de programación eficiente propuestos pueden lograr un mayor rendimiento y eficiencia en comparación con las arquitecturas existentes. Los criptoprocesadores de anillo-LWE propuestos se sintetizan y verifican utilizando Xilinx VIVADO en una placa de matriz de compuerta programable en campo (FPGA) Virtex-7. Con parámetros de seguridad y 12,289, los criptoprocesadores propuestos utilizando multiplicadores de retroalimentación de un solo camino (SDF) de radix-2, MDF de radix-2 y MDF de radix-8 realizan el cifrado en 4.58 s, 1.97 s y 0.89 s, y el descifrado en 4.35 s, 1.82 s y 0.71 s, respectivamente. Una comparación del rendimiento y la eficiencia obtenidos con los de estudios anteriores demuestra que los criptoprocesadores propuestos logran un mejor rendimiento.