Proceso iterativo eficiente basado en un algoritmo genético mejorado para la ubicación de capacitores de desacople a nivel de placa
Autores: de Paulis, Francesco; Cecchetti, Riccardo; Olivieri, Carlo; Piersanti, Stefano; Orlandi, Antonio; Buecker, Markus
Idioma: Inglés
Editor: MDPI
Año: 2019
Acceso abierto
Artículo científico
2019
Proceso iterativo eficiente basado en un algoritmo genético mejorado para la ubicación de capacitores de desacople a nivel de placa
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Red eléctrica de suministro
Condensadores de desacoplamiento
Disposición
Algoritmo genético
Espectro de frecuencia
Impedancia
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 25
Citaciones: Sin citaciones
Para reducir el ruido creado por una red de suministro de energía, el número, el valor de los condensadores de desacoplamiento y su disposición en la placa son críticos para alcanzar este objetivo. Este trabajo trata sobre mejoras específicas, implementadas en un algoritmo genético, que se utiliza para la optimización de los condensadores de desacoplamiento con el fin de obtener el espectro de frecuencia de la impedancia de entrada en diferentes posiciones en la red, por debajo de valores previamente definidos. Se realizan mediciones en una placa fabricada específicamente para validar la efectividad del algoritmo propuesto y los resultados de optimización obtenidos para un ejemplo de placa específico.
Descripción
Para reducir el ruido creado por una red de suministro de energía, el número, el valor de los condensadores de desacoplamiento y su disposición en la placa son críticos para alcanzar este objetivo. Este trabajo trata sobre mejoras específicas, implementadas en un algoritmo genético, que se utiliza para la optimización de los condensadores de desacoplamiento con el fin de obtener el espectro de frecuencia de la impedancia de entrada en diferentes posiciones en la red, por debajo de valores previamente definidos. Se realizan mediciones en una placa fabricada específicamente para validar la efectividad del algoritmo propuesto y los resultados de optimización obtenidos para un ejemplo de placa específico.