La multiplicación es una operación esencial de procesamiento de imágenes comúnmente implementada en núcleos DSP de hardware. Para mejorar el área, velocidad o eficiencia energética de los núcleos DSP, podemos aproximar la multiplicación. Presentamos un multiplicador aproximado que genera dos productos parciales utilizando una codificación híbrida de radix-4 y logarítmica de los operandos de entrada. Utiliza la codificación exacta de radix-4 para generar el producto parcial a partir de los tres bits más significativos y la aproximación logarítmica con recorte de mantisa para aproximar el producto parcial a partir de los bits menos significativos restantes. El multiplicador propuesto llena la brecha entre multiplicadores aproximados no logarítmicos altamente precisos con un diseño complejo y multiplicadores aproximados logarítmicos menos precisos con un diseño más sencillo. Evaluamos la eficiencia del multiplicador en términos de error, energía (producto de potencia-tiempo de retardo) y utilización de área utilizando NanGate 45 nm. Los resultados experimentales muestran que el multiplicador propuesto exhibe una buena utilización del área y consumo de energía y se comporta bien en aplicaciones de procesamiento de imágenes.