Una implementación de un arreglo de compuertas programable en campo (FPGA) eficiente en energía de un solucionador en tiempo real de perspectiva-n-punto
Autores: Lv, Haobo; Wu, Qiongzhi
Idioma: Inglés
Editor: MDPI
Año: 2024
Acceso abierto
Artículo científico
2024
Una implementación de un arreglo de compuertas programable en campo (FPGA) eficiente en energía de un solucionador en tiempo real de perspectiva-n-punto
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Perspectiva
Punto
Sistemas de baja potencia
Implementación en FPGA
Algoritmo EPnP
Consumo de energía
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 25
Citaciones: Sin citaciones
Resolver el problema de Perspectiva-n-Punto (PnP) es difícil en sistemas de baja potencia debido a la alta carga computacional. Para hacer frente a este desafío, presentamos una implementación de FPGA diseñada originalmente de un solucionador PnP basado en Vivado HLS. Se han desarrollado una biblioteca de operaciones de matriz y una biblioteca de descomposición de matriz basada en la descomposición QR, sobre la cual se ha implementado el algoritmo EPnP. Para mejorar la velocidad operativa del sistema, empleamos técnicas de optimización de canalización y ajustamos el proceso computacional para acortar el tiempo de cálculo. Los resultados experimentales muestran que cuando el número de puntos de datos de entrada es de 300, el sistema propuesto logra una velocidad de procesamiento de 45.2 fps con un consumo de energía de 1.7 W y alcanza una relación señal-ruido pico de más de 70 dB. Nuestro sistema consume solo el 3.9% del consumo de energía por cálculo en comparación con los procesadores de nivel de escritorio. El sistema propuesto reduce significativamente el consumo de energía requerido para la solución PnP y es adecuado para su aplicación en sistemas de baja potencia.
Descripción
Resolver el problema de Perspectiva-n-Punto (PnP) es difícil en sistemas de baja potencia debido a la alta carga computacional. Para hacer frente a este desafío, presentamos una implementación de FPGA diseñada originalmente de un solucionador PnP basado en Vivado HLS. Se han desarrollado una biblioteca de operaciones de matriz y una biblioteca de descomposición de matriz basada en la descomposición QR, sobre la cual se ha implementado el algoritmo EPnP. Para mejorar la velocidad operativa del sistema, empleamos técnicas de optimización de canalización y ajustamos el proceso computacional para acortar el tiempo de cálculo. Los resultados experimentales muestran que cuando el número de puntos de datos de entrada es de 300, el sistema propuesto logra una velocidad de procesamiento de 45.2 fps con un consumo de energía de 1.7 W y alcanza una relación señal-ruido pico de más de 70 dB. Nuestro sistema consume solo el 3.9% del consumo de energía por cálculo en comparación con los procesadores de nivel de escritorio. El sistema propuesto reduce significativamente el consumo de energía requerido para la solución PnP y es adecuado para su aplicación en sistemas de baja potencia.