Durante los últimos años, la capacidad de computación de las matrices de puertas programables en campo (FPGAs) ha aumentado enormemente. Esto ha llevado al aumento en la complejidad de los diseños implementados en las FPGAs y al tiempo tomado por el flujo de la parte trasera de la FPGA. El flujo de la parte trasera de la FPGA consta de muchos pasos, y el enrutamiento es uno de los pasos más críticos entre ellos. El enrutamiento normalmente constituye más del 50% del tiempo total tomado por el flujo de la parte trasera y una optimización en este paso puede llevar a una optimización general del flujo de la parte trasera. En este trabajo, proponemos mejoras en el paso de enrutamiento mediante la incorporación de un marco basado en aprendizaje por refuerzo (RL). En el marco propuesto basado en RL, utilizamos el enfoque -greedy y funciones de recompensa personalizadas para acelerar el paso de enrutamiento manteniendo resultados de calidad similares o mejores en comparación con la solución de enrutamiento basada en congestión convencional. Para la experimentación, utilizamos dos conjuntos de amplios y desplegados ampliamente, grandes benchmarks heterogéneos. Nuestros resultados muestran que, para el marco basado en RL, el enfoque codicioso -greedy combinado con una función de recompensa modificada da mejores resultados en comparación con enfoques puramente codiciosos o exploratorios. Además, la incorporación de la función de recompensa propuesta en el marco basado en RL y su comparación con un algoritmo de enrutamiento convencional muestra que la mejora propuesta requiere menos tiempo de enrutamiento al tiempo que proporciona una calidad similar o mejor. En promedio, se registra un aumento de velocidad del 35% para la mejora de enrutamiento propuesta en comparación con las soluciones de enrutamiento basadas en congestión convencionales. Finalmente, el aumento de velocidad del paso de enrutamiento conduce a una reducción general en el tiempo de ejecución del flujo de la parte trasera del 25%.