Se informa sobre un divisor de frecuencia estático de alta eficiencia energética en tecnología comercial de SiGe BiCMOS de 55 nm. Se adopta una arquitectura estándar basada en lógica de modo de corriente (CML), y la optimización del diseño, el sesgo y los tamaños de los transistores permite alcanzar una frecuencia máxima de entrada de 63 GHz y una frecuencia de auto-oscilación de 55 GHz, consumiendo 23.7 mW de una fuente de alimentación de 3 V. Esto resulta en una alta eficiencia en comparación con otros divisores de frecuencia estáticos en tecnología BiCMOS presentados en la literatura. La topología del divisor no utiliza inductores, optimizando así la huella de área: el núcleo del divisor ocupa 60 x 65 um en silicio.