Con el rápido desarrollo de la tecnología de la información, la demanda de tecnología de alta velocidad y bajo consumo de energía para el procesamiento de señales digitales está aumentando. Los sumadores completos y los multiplicadores son los componentes básicos de la tecnología de procesamiento de señales. La lógica de transistores de paso es un método prometedor para implementar circuitos de sumador completo y multiplicador debido al bajo número de transistores y a las características de bajo consumo de energía. En este documento, presentamos un nuevo sumador completo basado en transistores de paso. El sumador completo propuesto consta de 18 transistores. La simulación posterior al diseño muestra una reducción del 13,78% en el consumo de energía en comparación con los sumadores completos CMOS convencionales. Además, proponemos un multiplicador firmado de 8 bits basado en el sumador completo propuesto. La simulación posterior al diseño muestra una reducción del 8% en el consumo de energía en comparación con el multiplicador producido por la herramienta de síntesis Design Compiler. En comparación con el trabajo existente con un proceso similar, nuestro trabajo logró solo el 19,02% del producto de potencia-tiempo y el 3,5% del producto de área-potencia.