La red neuronal profunda (DNN) requiere una potencia informática sustancial para la inferencia, lo que resulta en un consumo significativo de energía. Un gran número de activaciones de salida negativas en las capas de convolución se vuelven cero debido a la invocación de la función de activación ReLU. Esto resulta en un número sustancial de cálculos innecesarios que consumen cantidades significativas de energía. Este artículo presenta ECHO, un acelerador para la inferencia de DNN diseñado para la poda de cálculos, utilizando un paradigma aritmético no convencional conocido como aritmética en línea/el dígito más significativo primero (MSDF), que realiza cálculos de manera serie de dígitos. La computación serie de dígitos MSDF de la aritmética en línea permite la superposición de cálculos de operaciones sucesivas, lo que conduce a mejoras sustanciales en el rendimiento. La aritmética en línea, junto con un esquema de detección de salida negativa, facilita el reconocimiento temprano y preciso de las salidas negativas. Esto, a su vez, permite la terminación oportuna de cálculos innecesarios, lo que resulta en una reducción en el consumo de energía. El diseño implementado se ha realizado en el FPGA Xilinx Virtex-7 VU3P y ha sido sometido a una evaluación exhaustiva a través de un análisis comparativo riguroso que involucra métricas de rendimiento ampliamente utilizadas. Los resultados experimentales muestran mejoras prometedoras en potencia y rendimiento en comparación con los métodos contemporáneos. En particular, el diseño propuesto logró mejoras promedio en el consumo de energía de hasta el , , y para las cargas de trabajo VGG-16, ResNet-18 y ResNet-50 en comparación con el diseño convencional de bits en serie, respectivamente. Además, se observaron aceleraciones promedio significativas de , , y al comparar el diseño propuesto con los diseños convencionales de bits en serie para los modelos VGG-16, ResNet-18 y ResNet-50, respectivamente.