Este documento presenta un método de codificación eficiente novedoso y una arquitectura de codificador de baja complejidad y alta capacidad para códigos de comprobación de paridad de baja densidad cuasi-cíclicos (QC-LDPC) para el estándar de la Nueva Radio (NR) de quinta generación (5G). Al almacenar el valor cuantificado de la información de permutación para cada submatriz en lugar de toda la matriz de comprobación de paridad, se reduce considerablemente el tamaño de almacenamiento de memoria requerido. Además, se emplean técnicas de compartición para reducir la complejidad del hardware. La complejidad de codificación del método propuesto fue analizada e indicó una reducción sustancial en el área requerida, así como en el almacenamiento de memoria en comparación con enfoques de codificación de última generación existentes. El método propuesto requiere solo un 61% del área de compuerta y un 11% de almacenamiento ROM en comparación con un codificador LDPC similar que utiliza el método de Richardson-Urbanke. Se llevaron a cabo resultados de síntesis en tecnología de óxido metálico complementario de semiconductores de 65 nm de TSMC con diferentes tamaños de submatriz, lo que confirmó que la metodología de diseño es flexible y se puede adaptar para múltiples tamaños de submatriz. Para todos los tamaños de submatriz considerados, el rendimiento varió de 22.1 a 202.4 Gbps, lo que satisface suficientemente el requisito de rendimiento para el estándar 5G NR.