La informática de redes neuronales ha revolucionado el campo del aprendizaje automático. La arquitectura de matriz sistólica es una arquitectura ampliamente utilizada para la aceleración de la informática de redes neuronales que fue adoptada por Google en su Unidad de Procesamiento Tensorial (TPU). Para garantizar el correcto funcionamiento de la red neuronal, la fiabilidad de la arquitectura de matriz sistólica debe estar garantizada. Este documento propone una arquitectura de redundancia eficiente de matriz sistólica que se basa en la partición de la matriz sistólica y en la reorganización de las conexiones de los elementos de la matriz sistólica. La arquitectura propuesta permite tanto la reparación fuera de línea como en línea con una arquitectura de redundancia extendida y fusibles programables, y puede garantizar la fiabilidad incluso en una situación en línea, para la cual los esquemas tolerantes a fallos anteriores no han sido considerados.