Este documento presenta una solución eficiente para diseñar una implementación VLSI unificada para DCT/DST de tipo IV mientras se resuelve un problema desafiante en la obtención de chips VLSI de alto rendimiento para bienes comunes, que es resolver la seguridad del hardware al obtener una implementación VLSI con alto rendimiento. La nueva solución utiliza un nuevo algoritmo de matriz sistólica para DST de tipo IV que nos permite obtener una arquitectura VLSI unificada eficiente con una previamente diseñada para DCT de tipo IV. El método propuesto utiliza estructuras aritméticas especiales que han sido llamadas convoluciones cuasi-cíclicas que pueden ser mapeadas eficientemente en matrices sistólicas lineales. Además, la arquitectura VLSI unificada obtenida, además de ser una implementación eficiente con una complejidad de hardware baja y un alto rendimiento de velocidad, permite una inclusión eficiente de la técnica de ofuscación con costos muy bajos.