Diseño de un DRAM sin capacitor basado en una capa de almacenamiento separada utilizando óxido de separación y silicio policristalino
Autores: Kim, Geon Uk; Yoon, Young Jun; Seo, Jae Hwa; Lee, Sang Ho; Park, Jin; Kang, Ga Eon; Heo, Jun Hyeok; Jang, Jaewon; Bae, Jin-Hyuk; Lee, Sin-Hyung; Kang, In Man
Idioma: Inglés
Editor: MDPI
Año: 2022
Acceso abierto
Artículo científico
2022
Diseño de un DRAM sin capacitor basado en una capa de almacenamiento separada utilizando óxido de separación y silicio policristalino
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Memoria de acceso aleatorio dinámica de un transistor sin capacitor
De polisilicio
Transistor de efecto de campo de óxido metálico-semiconductor
óxido de separación
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 23
Citaciones: Sin citaciones
En este estudio, se diseñó y analizó una memoria dinámica de acceso aleatorio (DRAM) de un transistor sin capacitor (1T-DRAM) basada en un transistor de efecto de campo metal-óxido-semiconductor de silicio policristalino (Poly-Si) utilizando un óxido de separación, y se analizó utilizando el diseño asistido por computadora de tecnología (TCAD). Las capas de canal y almacenamiento se separaron con un óxido de separación para mejorar el tiempo de retención inferior del 1T-DRAM convencional, y se adoptó la estructura de subpico para reducir la recombinación de Shockley-Read-Hall. Además, el Poly-Si, que tiene varias ventajas, incluido un bajo costo de fabricación y la disponibilidad de matrices de memoria tridimensionales (3D) de alta densidad, se utiliza para fabricar fácilmente estructuras similares a silicio sobre aislante (SOI). En consecuencia, se extrajo el rendimiento de la memoria analizando el efecto de la frontera de grano (GB). El 1T-DRAM propuesto logró un margen de sensibilidad de 14.10 A/m y un tiempo de retención de 251 ms a T = 358 K, incluso en presencia de un GB.
Descripción
En este estudio, se diseñó y analizó una memoria dinámica de acceso aleatorio (DRAM) de un transistor sin capacitor (1T-DRAM) basada en un transistor de efecto de campo metal-óxido-semiconductor de silicio policristalino (Poly-Si) utilizando un óxido de separación, y se analizó utilizando el diseño asistido por computadora de tecnología (TCAD). Las capas de canal y almacenamiento se separaron con un óxido de separación para mejorar el tiempo de retención inferior del 1T-DRAM convencional, y se adoptó la estructura de subpico para reducir la recombinación de Shockley-Read-Hall. Además, el Poly-Si, que tiene varias ventajas, incluido un bajo costo de fabricación y la disponibilidad de matrices de memoria tridimensionales (3D) de alta densidad, se utiliza para fabricar fácilmente estructuras similares a silicio sobre aislante (SOI). En consecuencia, se extrajo el rendimiento de la memoria analizando el efecto de la frontera de grano (GB). El 1T-DRAM propuesto logró un margen de sensibilidad de 14.10 A/m y un tiempo de retención de 251 ms a T = 358 K, incluso en presencia de un GB.