Los DRAM de un solo transistor (1T) son uno de los posibles reemplazos para las celdas de memoria dinámica convencionales 1T-1C para la futura escalabilidad de las arquitecturas de memoria integrada y autónoma. En este trabajo, se estudia una arquitectura de dispositivo de memoria 1T de cuerpo flotante escalada (longitud de canal 10 nm) con cuerpo ultrafino, que utiliza un enfoque combinado de una región de almacenamiento elevada del cuerpo y regiones separadas de fuente/drenaje con el papel de reducir la recombinación térmica y mejorada por campo de banda a banda. Los mecanismos físicos a lo largo de la geometría y la escala de polarización se discuten para abordar los requisitos de aplicaciones integradas o autónomas. Las simulaciones de dispositivos bidimensionales muestran que, con una optimización adecuada de la geometría y la polarización, el enfoque combinado permite aumentar el tiempo de retención y la ventana de programación en más de un orden de magnitud.