Dos caminos 77-GHz PA en 28-nm FD-SOI CMOS para aplicaciones de radar automotriz
Autores: Nocera, Claudio; Papotto, Giuseppe; Palmisano, Giuseppe
Idioma: Inglés
Editor: MDPI
Año: 2022
Acceso abierto
Artículo científico
2022
Dos caminos 77-GHz PA en 28-nm FD-SOI CMOS para aplicaciones de radar automotriz
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Amplificador de potencia
Radar automotriz
Silicio sobre aislante
Tecnología CMOS
Potencia de salida
Eficiencia
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 22
Citaciones: Sin citaciones
Este documento presenta un amplificador de potencia (PA) de dos caminos de 77 GHz para aplicaciones de radar automotriz. Fue fabricado en tecnología CMOS en silicio sobre aislante totalmente agotado de 28 nm, que proporciona transistores con una frecuencia de transición de aproximadamente 270 GHz y un bajo costo general de la parte posterior de la línea. El PA propuesto consta de un búfer de entrada de 50 ohmios seguido de dos unidades de potencia, que están compuestas por un controlador de fuente común de reutilización de corriente para una mayor eficiencia y una etapa de potencia cascode apilada para una potencia de salida mejorada. También se incorporó un detector de pico en el PA para el monitoreo de la potencia de salida. El PA diseñado logró una potencia de salida saturada de hasta 17,4 dBm a 77 GHz con una excelente eficiencia de potencia añadida del 19%, mientras consumía 150 mA de una fuente de alimentación de 2 V. El tamaño del núcleo del chip era de 500 m x 300 m.
Descripción
Este documento presenta un amplificador de potencia (PA) de dos caminos de 77 GHz para aplicaciones de radar automotriz. Fue fabricado en tecnología CMOS en silicio sobre aislante totalmente agotado de 28 nm, que proporciona transistores con una frecuencia de transición de aproximadamente 270 GHz y un bajo costo general de la parte posterior de la línea. El PA propuesto consta de un búfer de entrada de 50 ohmios seguido de dos unidades de potencia, que están compuestas por un controlador de fuente común de reutilización de corriente para una mayor eficiencia y una etapa de potencia cascode apilada para una potencia de salida mejorada. También se incorporó un detector de pico en el PA para el monitoreo de la potencia de salida. El PA diseñado logró una potencia de salida saturada de hasta 17,4 dBm a 77 GHz con una excelente eficiencia de potencia añadida del 19%, mientras consumía 150 mA de una fuente de alimentación de 2 V. El tamaño del núcleo del chip era de 500 m x 300 m.