Se presenta un preescalador de división por 3/4 de alta velocidad y bajo consumo de energía basado en un flip-flop D de reloj de fase única verdadera extendida (E-TSPC DFF). Agregamos dos transistores más y una señal de control de modo al divisor basado en E-TSPC convencional para lograr la función del divisor de frecuencia de módulo dual de división por 3/4. El preescalador diseñado por 3/4 logró una operación de mayor velocidad y menor consumo de energía con control de modo en comparación con los convencionales. El preescalador estaba compuesto por dieciséis transistores e integra un inversor en el segundo DFF para proporcionar la salida directamente. El consumo de energía se minimizó debido al número reducido de etapas y transistores. Además, la velocidad de operación del preescalador también se mejoró debido a un camino crítico reducido. Comparamos los resultados de simulación con divisores de división por 3/4 convencionales basados en E-TSPC en el mismo proceso, donde la figura de mérito (FoM) del divisor propuesto fue 17,4-75,5% mejor que los convencionales. También hemos fabricado el preescalador en un proceso de óxido de metal complementario de 40 nm (CMOS). La frecuencia de operación más alta medida fue de 9 GHz con un consumo de energía de 0,303 mW bajo una fuente de alimentación de 1,35 V, lo que concuerda bien con la simulación. Los resultados de la medición demuestran que el divisor propuesto logra una operación de alta velocidad y bajo consumo de energía.