logo móvil
Contáctanos

Diseño y simulación de terminal de recepción y procesamiento de señales de transmisión de satélite de órbita baja

Autores: Shen, Haoran; Li, Jian; Wang, Ziwei

Idioma: Inglés

Editor: MDPI

Año: 2024

Descargar PDF

Acceso abierto

Artículo científico
2024

Diseño y simulación de terminal de recepción y procesamiento de señales de transmisión de satélite de órbita baja


Categoría

Ingeniería y Tecnología

Subcategoría

Ingeniería Eléctrica y Electrónica

Palabras clave

Adquisición de inteligencia basada en el espacio
Satélite
Procesamiento de señales
Formación de haces digitales
Terminal

Licencia

CC BY-SA – Atribución – Compartir Igual

Consultas: 43

Citaciones: Sin citaciones


Descripción
Como un componente importante para la recepción de señales de transmisión por satélite en órbita baja y comando de combate basado en inteligencia espacial, el terminal de recepción de señales de transmisión de satélite en órbita baja es una garantía importante para lograr las operaciones conjuntas de dimensiones completas de los servicios múltiples de nuestra milicia. Este diseño se basa en la plataforma SoC. En comparación con el proceso de negocio tradicional de recepción y procesamiento de satélites de reconocimiento en órbita baja, se agrega un módulo de anti-interferencia de banda estrecha y la relación de interferencia a señal alcanza 57 dB y 47 dB al resistir la interferencia de una sola banda de frecuencia y tres bandas de frecuencia, respectivamente. Se utiliza el formado de haz digital para el procesamiento de señales y la ganancia de formado de haz de toda la máquina alcanza 14-15 dBic; en comparación con los módulos tradicionales de captura y seguimiento, este terminal utiliza un método de adquisición rápida de dominio de frecuencia paralelo de dominio de tiempo FFT y se agrega un bucle de sincronización de bits al bucle de seguimiento para abordar el problema de que la velocidad de adquisición de señal de frecuencia no es lo suficientemente rápida y abordar el problema de que la tasa de símbolos de información no es un múltiplo entero del pseudo-código, logrando así una sincronización de bits completa en 60 ms, con una tasa de error de bits de 0; la ganancia de codificación puede alcanzar 7 dB. Combinado con la solución de algoritmos de decodificación y posicionamiento, este esquema utilizó el chip JFM7K325T para completar la simulación de diseño del terminal completo de recepción y procesamiento.

Otros recursos que podrían interesarte

Temas Virtualpro