Este trabajo demuestra el diseño e implementación de un lazo de enganche de fase completamente digital (ADPLL) en un Arreglo de compuertas programable en campo (FPGA). Es útil como técnica de emulación para mostrar la viabilidad y efectividad del ADPLL en la etapa inicial de diseño. Se presenta un diseño de anillo-oscilador controlado digitalmente (ring-DCO) basado en un modulador Delta-Sigma (DSM) que es totalmente sintetizable en Verilog HDL. Este ring-DCO tiene control totalmente digital y rango de ajuste fraccional utilizando el DSM. El ring-DCO no contiene celdas específicas de la biblioteca y puede ser sintetizado independientemente de la biblioteca de celdas estándar, lo que hace que el diseño sea portable y reduzca considerablemente el tiempo requerido para adaptarse a diferentes procesos semiconductores. El ring-DCO implementado tiene un amplio rango de ajuste y alta resolución de frecuencia que cumplen con las demandas de integración a nivel de sistema. El ADPLL implementado en este trabajo tiene las características de flexibilidad de diseño, un amplio rango de frecuencia de trabajo de 120 MHz a 300 MHz, y una respuesta rápida para lograr un estado de bloqueo. El ADPLL propuesto puede ser fácilmente adaptado a diferentes procesos en poco tiempo. El costo de adaptación del diseño se limita al ajuste de parámetros de bucle en el código. Por lo tanto, puede reducir el tiempo de diseño y la complejidad del diseño del ADPLL, lo que lo hace muy adecuado para aplicaciones de Sistema en un Chip (SoC).