Este artículo describe el diseño y análisis de rendimiento de un multiplicador-acumulador (MAC) de dominio de carga mixta de señal utilizando RDAC, CDAC y SAR-ADC con una resolución de 8 bits para entrada, peso y salida. La precisión aritmética está principalmente determinada por el ADC, y el error de ganancia tiene un impacto significativo. Las desviaciones y ruidos térmicos de la RDAC y la CDAC se promedian por la cantidad de unidades de multiplicación-acumulación conectadas a un ADC. Como resultado, si es lo suficientemente grande, las desviaciones y ruidos térmicos tienen un impacto limitado en la precisión del cálculo. La mayor parte de la energía computacional está determinada por la energía consumida por el SAR-ADC, y la energía computacional por operación puede reducirse aumentando . Esta última métrica está principalmente determinada por la energía de carga y descarga de la CDAC para valores suficientemente grandes. Además, dado que la RDAC consume energía innecesariamente, el tiempo de apagado de la RDAC debería optimizarse. Estas unidades MAC han sido diseñadas y prototipadas utilizando tecnología CMOS de 28 nm, integrando 12,288 unidades aritméticas mientras operan a 180 MHz, lo que resulta en una velocidad aritmética de 4.4 TOPS. La precisión r-MVM es aproximadamente del 1% y se ha logrado una alta eficiencia energética de 240 TOPS/W como macro MAC y 64.4 TOPS/W como sistema.