En este artículo, se presenta una descomposición QR ordenada de baja complejidad y alta capacidad de procesamiento (SQRD) para detectores de entrada múltiple y salida múltiple (MIMO). Para reducir la sobrecarga de hardware pesado de SQRD, proponemos un algoritmo SQRD eficiente basado en una novedosa descomposición de valor real modificada (RVD). En comparación con el último estudio, el algoritmo SQRD propuesto puede ahorrar la complejidad computacional en más del 44.7% con un rendimiento de tasa de error de bits (BER) similar. Además, se diseña una arquitectura de hardware profundamente canalizada implementada con la rotación de Givens (GR) basada en el ordenador digital de rotación de coordenadas (CORDIC). En el diseño, proponemos una estructura de rotación de Givens de uso compartido de tiempo que utiliza módulos CORDIC en estado inactivo para compartir las operaciones GR concurrentes de otros módulos CORDIC, lo que puede reducir aún más la complejidad del hardware y mejorar la eficiencia del hardware. El procesador SQRD propuesto se implementa en tecnología CMOS de 55 nm de SMIC, que procesa 62.5 M SQRD por segundo a una frecuencia de operación de 250 MHz con solo 176.5 mil puertas. En comparación con estudios relacionados, el diseño propuesto tiene la mejor eficiencia de hardware normalizada y logra una tasa de datos MIMO de 6 Gbps que puede soportar sistemas de comunicación inalámbrica de alta velocidad actuales como IEEE 802.11ax.