En este documento se presenta un diseño novedoso de multiplicador basado en un sumador de pestillo, dirigido a aplicaciones de IoT de baja tensión y bajo consumo de energía. Emplea un diseño de sumador completo semi-dinámico (circuito dinámico con circuito de retención estática) que incorpora de manera eficiente el circuito de pestillo sensible al nivel con la celda del sumador. Las señales de control del circuito de pestillo son generadas por una cadena de circuitos de celdas de retardo. Se aplican a cada fila del conjunto de sumadores. Esta alineación por filas asegura un procedimiento ordenado, al tiempo que elimina con éxito el cambio espurio, lo que resulta en un menor consumo de energía. Debido a que el circuito de celdas de retardo de nuestro diseño también se realiza utilizando un sumador completo. Por lo tanto, no es necesario ajustar deliberadamente los tamaños de los transistores del circuito de celdas de retardo. Los resultados de simulación posterior al diseño en 8 x 8 multiplicador muestran que el diseño propuesto tiene el menor consumo de energía de todos los candidatos de diseño. El ahorro total de consumo de energía en comparación con los diseños convencionales de multiplicadores de matriz es de hasta el 38.6%. La medición del chip de prueba muestra operaciones exitosas de nuestro diseño hasta 0.41 V con un consumo de energía de solo 427 nW con una frecuencia máxima de 500 KHz.