En este estudio, desarrollamos un flujo completo para el diseño de circuitos integrados 3D monolíticos. Tomamos el netlist a nivel de transferencia de registros de un circuito como entrada y lo sintetizamos para construir el netlist a nivel de compuertas. Luego, particionamos el circuito utilizando algoritmos de particionamiento personalizados e implementamos el flujo de colocación y enrutamiento de todo el circuito 3D reutilizando herramientas de automatización de diseño electrónico 2D. Implementamos dos algoritmos de particionamiento diferentes, a saber, el algoritmo de corte mínimo y el algoritmo cuadrático analítico (AQ), para asignar las celdas en diferentes niveles. Aplicamos nuestro flujo en tres circuitos de referencia diferentes y comparamos la disipación total de potencia de los diseños 3D con sus contrapartes 2D. También comparamos nuestros resultados con los de trabajos similares y obtuvimos un rendimiento significativamente mejor. Nuestro flujo 3D de dos niveles con el particionador AQ obtuvo una reducción de potencia del 37,69%, 35,06% y 12,15% en comparación con sus contrapartes 2D en los circuitos de referencia del estándar de cifrado avanzado, unidad de punto flotante y transformada rápida de Fourier, respectivamente. Finalmente, analizamos el tipo de circuitos que son más aplicables para un diseño 3D y el impacto de aumentar el número de niveles del diseño 3D en la disipación total de potencia.