logo móvil
Contáctanos

Diseño de un flip-flop de 24T de doble detección de cambios en tecnología CMOS de 65 nm para chips de sistemas de ultra bajo consumo de energía

Autores: Park, Jun-Young; Jin, Minhyun; Kim, Soo-Youn; Song, Minkyu

Idioma: Inglés

Editor: MDPI

Año: 2022

Descargar PDF

Acceso abierto

Artículo científico
2022

Diseño de un flip-flop de 24T de doble detección de cambios en tecnología CMOS de 65 nm para chips de sistemas de ultra bajo consumo de energía


Categoría

Ingeniería y Tecnología

Subcategoría

Ingeniería Eléctrica y Electrónica

Palabras clave

Flip-flop
Transición
Consumo de energía
Doble detección de cambio
Actividad de datos
Transistores

Licencia

CC BY-SA – Atribución – Compartir Igual

Consultas: 30

Citaciones: Sin citaciones


Descripción
En este documento, se discute un biestable (FF) que minimiza la transición de nodos internos mediante el uso de un esquema de detección de cambio dual. Además, con el fin de reducir el consumo de energía, se describe una nueva técnica para eliminar corrientes de cortocircuito. El FF propuesto de detección de cambio dual (DCSFF), compuesto por 24T (T: número de transistores), tiene el menor consumo de energía dinámica entre los FF convencionales, independientemente de la proporción de actividad de datos. Según los resultados medidos con un proceso CMOS de 65 nm, el consumo de energía de DCSFF se reduce en un 98% y un 32%, cuando la actividad de datos está cerca del 0% y el 100%, respectivamente, en comparación con el biestable de puerta de transmisión convencional. Además, en comparación con el FF de detección de cambio, el consumo de energía de DCSFF se reduce en un 26% cuando la actividad de datos está cerca del 100%.

Otros recursos que podrían interesarte

Temas Virtualpro