La fiabilidad de la memoria es un tema importante. El rápido desarrollo de la tecnología de transistores hace que la memoria sea más propensa a errores suaves. Varios esfuerzos recientes han propuesto varios diseños para evitar la corrupción de los datos almacenados mediante el uso de Códigos de Corrección de Errores (ECC). Sin embargo, estos diseños tienden a centrarse en un solo indicador, lo que significa que no pueden equilibrar las restricciones de tiempo eléctrico, área y consumo de energía con el aumento de la escala del chip y la frecuencia de funcionamiento. En este documento, proponemos un diseño llamado TECED: Un Diseño de SRAM Eficiente en Energía Basado en Códigos de Corrección de Errores Bidimensionales. Logramos una mayor eficiencia energética y un menor costo de hardware mediante el uso de códigos de corrección de errores bidimensionales, y evaluamos el diseño considerando el rendimiento general del sistema. Comparando con el código de Hamming tradicional, la evaluación muestra que el TECED reduce la mayoría del cincuenta por ciento de la sobrecarga de área y el veintiocho coma cinco por ciento del consumo de energía de la memoria en una capacidad de almacenamiento específica.