logo móvil
Contáctanos

Un enfoque de diseño de alta eficiencia de un sumidero de corriente regulable para controladores regulados por corriente

Autores: Abuishmais, Ibrahim; Shahroury, Fadi R.; Ahmad, Hani

Idioma: Inglés

Editor: MDPI

Año: 2022

Descargar PDF

Acceso abierto

Artículo científico
2022

Un enfoque de diseño de alta eficiencia de un sumidero de corriente regulable para controladores regulados por corriente


Categoría

Ingeniería y Tecnología

Subcategoría

Ingeniería Eléctrica y Electrónica

Palabras clave

Topología propuesta
Regulación actual
Metodología de diseño
Alta eficiencia
Regulable
Controlador de WLED

Licencia

CC BY-SA – Atribución – Compartir Igual

Consultas: 31

Citaciones: Sin citaciones


Descripción
Este documento propone una topología de sumidero de corriente regulable y de alta eficiencia junto con una metodología de diseño para procesos de nodo bajo. La metodología de diseño se demuestra utilizando una aplicación de controlador WLED basado en boost. En este trabajo, el enfoque está en la regulación de corriente en lugar de la regulación de voltaje. Por lo tanto, la topología propuesta explota un dispositivo de paso NMOS más pequeño y más rápido, reemplazando el arreglo LDO convencional basado en PMOS. Se está utilizando una topología de sumidero de corriente de transistor de paso amplificado combinada con una resistencia de fuente degenerada programable de 5 bits para control de brillo y alta eficiencia. El controlador WLED realizado valida la topología propuesta y la metodología de diseño utilizando la tecnología CMOS TSMC de 40 nm. El diseño aprovecha la programabilidad de la resistencia para mejorar la eficiencia energética del sistema. Esta resistencia programable permite la regulación de brillo mediante segmentación de corriente con un paso de 1 mA para un total de 25 mA. Para una ondulación de voltaje de 500 mV en la salida del convertidor DC-DC que alimenta 6 WLEDs con una caída de voltaje directo de 3.2 V cada uno, se logra una ondulación de corriente de 200 uA en el peor de los casos y una eficiencia simulada del 97.6% para un tamaño óptimo de transistor de paso.

Otros recursos que podrían interesarte

Temas Virtualpro