Diseño de un procesador de banda base digital para etiquetas UHF
Autores: Bai, Na; Wang, Liang; Xu, Yaohua; Wang, Yi
Idioma: Inglés
Editor: MDPI
Año: 2021
Acceso abierto
Artículo científico
2021
Diseño de un procesador de banda base digital para etiquetas UHF
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Procesador de banda base digital
Etiquetas UHF
Bajo consumo
Bajo voltaje
Protocolo estándar militar chino
GJB7377.1
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 35
Citaciones: Sin citaciones
En este documento, presentamos un nuevo procesador de banda base digital para etiquetas UHF. Es un circuito digital de bajo consumo y bajo voltaje que adopta el protocolo estándar militar chino GJB7377.1. El procesador recibe datos o comandos del frente de RF y realiza diversas funciones, como recibir y escribir datos en la memoria, leer y enviar datos de memoria al frente de RF y desactivar etiquetas. El procesador consta de trece submódulos principales: decodificación TPP, gestión de reloj, generador de números aleatorios, gestión de energía, controlador de memoria, comprobación de redundancia cíclica, codificación FM0, procesamiento de datos de entrada, procesamiento de datos de salida, módulo de detección de comandos, módulo de inicialización, módulo de máquina de estados y controlador. Utilizamos ModelSim para la simulación de decodificación TPP y la simulación de comunicación entre la etiqueta y el lector, y los resultados de la simulación cumplen con los requisitos de diseño. El procesador puede aplicarse a etiquetas UHF y se ha fabricado utilizando un proceso CMOS de 0.18 um de TSMC.
Descripción
En este documento, presentamos un nuevo procesador de banda base digital para etiquetas UHF. Es un circuito digital de bajo consumo y bajo voltaje que adopta el protocolo estándar militar chino GJB7377.1. El procesador recibe datos o comandos del frente de RF y realiza diversas funciones, como recibir y escribir datos en la memoria, leer y enviar datos de memoria al frente de RF y desactivar etiquetas. El procesador consta de trece submódulos principales: decodificación TPP, gestión de reloj, generador de números aleatorios, gestión de energía, controlador de memoria, comprobación de redundancia cíclica, codificación FM0, procesamiento de datos de entrada, procesamiento de datos de salida, módulo de detección de comandos, módulo de inicialización, módulo de máquina de estados y controlador. Utilizamos ModelSim para la simulación de decodificación TPP y la simulación de comunicación entre la etiqueta y el lector, y los resultados de la simulación cumplen con los requisitos de diseño. El procesador puede aplicarse a etiquetas UHF y se ha fabricado utilizando un proceso CMOS de 0.18 um de TSMC.