En este documento se propone un circuito regulador de potencia (PRC) para aplicaciones de sistema en un chip (SoC). El PRC propuesto está compuesto por un limitador, una referencia de brecha de banda (BGR), tres reguladores de baja caída de voltaje (LDOs) y un generador de sesgo. Se suministra un alto voltaje de salida de un rectificador activo al limitador, que lo limita a un voltaje de suministro deseado para los circuitos en el PRC. La BGR compensada por curvatura, robusta frente a variaciones de proceso, voltaje y temperatura (PVT), está diseñada para proporcionar un voltaje de referencia estable para los tres LDOs. Los tres LDOs se implementan para generar voltajes de corriente continua de salida regulados. El PRC propuesto está diseñado y fabricado en tecnología bipolar-CMOS-DMOS (BCD) de 130 nm con un área de matriz de 1,9 mm x 0,860 mm, incluyendo pads. Los resultados de la medición muestran que el limitador limita el voltaje de entrada de (6 V a 20 V) a 5,3 V. El BGR produce un voltaje de referencia estable de 1,24 V con una relación de rechazo de la fuente de alimentación (PSRR) de -58,6 dB y -51,9 dB a 10 Hz y 1 kHz, respectivamente. Los LDO_5V, LDO_3V y LDO_1.5V generan voltajes de corriente continua de salida regulados de 5 V, 3 V y 1,5 V, respectivamente, con regulaciones de carga de corriente continua de 0,43 mV/mA, 0,70 mV/mA y 0,28 mV/mA al suministrar corrientes de carga de 300 mA, 100 mA y 100 mA, respectivamente.