El acceso remoto directo a la memoria (RDMA) se utiliza ampliamente dentro y entre centros de datos debido a su baja latencia, alto rendimiento y bajo costo de CPU. Para mejorar aún más el rendimiento de transmisión de RDMA, se han propuesto técnicas como RDMA multipath. Sin embargo, mientras estas técnicas aumentan el rendimiento, también introducen problemas significativos de paquetes fuera de orden (OoO) que las tarjetas de interfaz de red RDMA estándar (RNICs) luchan por manejar de manera efectiva. Para abordar los desafíos de OoO en la red RDMA y garantizar la integridad de los datos, proponemos un mapa de bits basado en FPGA que es capaz de mantener un alto rendimiento y baja latencia en condiciones de OoO. Nuestro diseño segmenta el mapa de bits y mantiene información de estado, logrando el procesamiento de baja latencia de paquetes OoO con una excelente escalabilidad, lo que lo hace adecuado para diversos entornos de red. Implementamos este diseño en el FPGA Xilinx AU200 y lo probamos en una red de centro de datos simulada de 100 Gbps. Los resultados muestran que el rendimiento bajo condiciones de transmisión OoO es comparable al de condiciones en orden, demostrando la efectividad de la solución para manejar eficientemente los paquetes RDMA OoO y garantizar una transferencia de datos de alto rendimiento en redes RDMA.