Diseño de un ADC SAR de 0.4 V, 8.43 ENOB, 5.29 nW, 2 kS/s para dispositivos implantables
Autores: Lakshmi, Posani Vijaya; Musala, Sarada; Srinivasulu, Avireni; Ravariu, Cristian
Idioma: Inglés
Editor: MDPI
Año: 2023
Acceso abierto
Artículo científico
2023
Diseño de un ADC SAR de 0.4 V, 8.43 ENOB, 5.29 nW, 2 kS/s para dispositivos implantables
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Interruptor de arranque propuesto
DAC capacitivo dividido
Comparador personalizado
Unidad de bits dinámica
Bajo consumo de energía
Figura de mérito
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 29
Citaciones: Sin citaciones
Este documento presenta un ADC de aproximación sucesiva (SAR) de 9 bits diferencial, de bajo consumo de energía mínimo, destinado a dispositivos o sensores implantables. Tales aplicaciones requieren un consumo de energía en el rango de nanovatios, que se logra mediante el diseño del SAR ADC con un interruptor de arranque propuesto, un DAC capacitivo dividido a medida, un comparador personalizado y una unidad de bits dinámica modificada para la lógica SAR.
Descripción
Este documento presenta un ADC de aproximación sucesiva (SAR) de 9 bits diferencial, de bajo consumo de energía mínimo, destinado a dispositivos o sensores implantables. Tales aplicaciones requieren un consumo de energía en el rango de nanovatios, que se logra mediante el diseño del SAR ADC con un interruptor de arranque propuesto, un DAC capacitivo dividido a medida, un comparador personalizado y una unidad de bits dinámica modificada para la lógica SAR.