Este documento presenta una metodología para el diseño de simuladores en tiempo real (RTSs) basados en matrices de puertas programables en campo (FPGA) para circuitos electrónicos de potencia (PECs). La programabilidad del simulador resulta del uso de una arquitectura de superposición eficiente y escalable (OA). El OA propuesto se basa en un paradigma de diseño insensible a la latencia (LID). LID consiste en conectar pequeñas unidades de procesamiento que se sincronizan automáticamente e intercambian datos cuando es apropiado. El uso de esta arquitectura orientada a datos tiene como objetivo facilitar el proceso de diseño y lograr una mayor eficiencia computacional. Los beneficios del enfoque propuesto se evalúan al analizar el rendimiento del solucionador propuesto en la simulación de un convertidor de potencia AC-AC de dos etapas. También se evalúa el paso de tiempo mínimo alcanzable y el consumo de recursos de FPGA para una amplia gama de tamaños de convertidores de potencia. Las superposiciones propuestas son parametrizables en tamaño, son rentables, proporcionan pasos de tiempo submicrosegundos y ofrecen un alto rendimiento computacional con un rendimiento pico informado de 300 GFLOPS.