Diseño de fuente de referencia de voltaje-corriente en tecnología CMOS
Autores: Borejko, Tomasz; Pleskacz, Witold Adam
Idioma: Inglés
Editor: MDPI
Año: 2024
Acceso abierto
Artículo científico
2024
Diseño de fuente de referencia de voltaje-corriente en tecnología CMOS
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Metodología de diseño
Bajo consumo de energía
Fuente de referencia de voltaje-corriente
Tecnologías CMOS
Implementación
Probado en silicio
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 46
Citaciones: Sin citaciones
Se describe una metodología de diseño para una fuente de referencia de voltaje y corriente de baja potencia sin resistencias que trabaja en las regiones de subumbral y moderada. La novedosa fuente de corriente-voltaje de referencia universal presentada se implementó en diez diseños diferentes para siete tecnologías CMOS distintas. Seis versiones de estos diseños fueron probadas en silicio utilizando cuatro tecnologías CMOS diferentes. El ejemplo de implementación en tecnología de 130 nm proporciona una corriente de referencia de 5 uA y un voltaje de referencia de 800 mV con voltajes de suministro que van de 0.9 V a 2.0 V con un consumo total de corriente de 15 uA. El circuito propuesto ocupa un área de chip de 1200 um y logra 280 y 118 ppm/ gradosC para todos los rincones de proceso y variación de temperatura de -40 gradosC a 125 gradosC. La relación de rechazo de la fuente de alimentación de la corriente de salida sin ningún capacitor de filtrado a 100 Hz y 10 MHz es de 128 dB y 100 dB, respectivamente. El ruido equivalente de corriente de salida en el ancho de banda de 1 Hz a 10 MHz alcanza los 9.1 nA.
Descripción
Se describe una metodología de diseño para una fuente de referencia de voltaje y corriente de baja potencia sin resistencias que trabaja en las regiones de subumbral y moderada. La novedosa fuente de corriente-voltaje de referencia universal presentada se implementó en diez diseños diferentes para siete tecnologías CMOS distintas. Seis versiones de estos diseños fueron probadas en silicio utilizando cuatro tecnologías CMOS diferentes. El ejemplo de implementación en tecnología de 130 nm proporciona una corriente de referencia de 5 uA y un voltaje de referencia de 800 mV con voltajes de suministro que van de 0.9 V a 2.0 V con un consumo total de corriente de 15 uA. El circuito propuesto ocupa un área de chip de 1200 um y logra 280 y 118 ppm/ gradosC para todos los rincones de proceso y variación de temperatura de -40 gradosC a 125 gradosC. La relación de rechazo de la fuente de alimentación de la corriente de salida sin ningún capacitor de filtrado a 100 Hz y 10 MHz es de 128 dB y 100 dB, respectivamente. El ruido equivalente de corriente de salida en el ancho de banda de 1 Hz a 10 MHz alcanza los 9.1 nA.