El diseño de circuitos integrados analógicos CMOS de ultra bajo voltaje requiere soluciones ad hoc para contrarrestar las severas limitaciones introducidas por la reducción del margen de voltaje. Un enfoque popular está representado por las topologías basadas en inversores, que sin embargo pueden sufrir de una ganancia finita de CC reducida, limitando así la precisión y las resoluciones de circuitos pivotes como los convertidores analógico-digitales. En este trabajo, discutimos los efectos de la ganancia finita de CC en moduladores de ultra bajo voltaje, centrándonos en el error de ganancia del convertidor. Proponemos un modulador de ultra bajo voltaje, ultra bajo consumo de energía, basado en inversores con una sensibilidad reducida a la ganancia finita de CC. El modulador emplea un integrador de capacitores conmutados de dos etapas, de alta ganancia de CC, que aplica una técnica de muestreo doble correlacionado para la cancelación de offset y la reducción de ruido de parpadeo; también hace uso de un amplificador que implementa un bucle de estabilización de modo común novedoso. El modulador fue diseñado con el proceso CMOS UMC 0.18 m para operar con un voltaje de alimentación de 0.3 V. Fue validado mediante simulaciones eléctricas utilizando el entorno de diseño Cadence. El SNDR logrado fue de 73 dB, con un ancho de banda de 640 Hz y una frecuencia de reloj de 164 kHz, consumiendo solo 200.5 nW. Logra un Mérito de Figura de Schreier de 168.1 dB. El modulador propuesto también es capaz de funcionar con voltajes de alimentación más bajos hasta 0.15 V con la misma resolución y un consumo de energía más bajo a pesar de un ancho de banda menor. Estas características hacen que este diseño sea muy atractivo en interfaces de sensores alimentadas por fuentes de energía.