En este estudio, diseñamos un desfasador de tipo interruptor de fase en banda K CMOS. Los circuitos equivalentes de los modos de desplazamiento y paso fueron analizados para minimizar los errores de fase en un amplio rango de frecuencias. En particular, se analizó la impedancia dentro del circuito equivalente del modo de paso para derivar una región de frecuencia en la cual el circuito equivalente del modo de paso se convierte en una estructura L-C-L. Con base en el hecho de que los circuitos equivalentes en los modos de desplazamiento y paso pueden considerarse como estructuras L-C-L más allá de una frecuencia específica, se propuso una metodología de diseño del desfasador de banda ancha a través del ajuste de la pendiente de la fase según la frecuencia de cada uno de los dos modos. Para verificar la viabilidad de la metodología de diseño propuesta, se diseñó un desfasador de 20 grados a través de un proceso RFCMOS de 65 nm. Como resultado de la medición de 21.5 GHz a 40.0 GHz, el error de fase estuvo dentro de 0.87 grados.