Marco de reducción de contexto co-diseñado para arquitectura/compilador consciente de la similitud para CGRA programado en módulo
Autores: Zhao, Zhongyuan; Sheng, Weiguang; Li, Jinchao; Ye, Pengfei; Wang, Qin; Mao, Zhigang
Idioma: Inglés
Editor: MDPI
Año: 2021
Acceso abierto
Artículo científico
2021
Marco de reducción de contexto co-diseñado para arquitectura/compilador consciente de la similitud para CGRA programado en módulo
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Array reconfigurable
Procesadores cgra
Reducción de contexto
Obtención de contexto
Arquitectura y compilador co-diseñados
Programación por módulos
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 29
Citaciones: Sin citaciones
Los procesadores de matrices reconfigurables de grano grueso (CGRA) programados por módulos han demostrado su potencial para explotar el paralelismo a nivel de bucle con alta eficiencia energética. Sin embargo, estos CGRAs necesitan reconfiguraciones frecuentes durante su ejecución, lo que los hace sufrir de una gran sobrecarga de área y potencia para la memoria de contexto y la recuperación de contexto.
Descripción
Los procesadores de matrices reconfigurables de grano grueso (CGRA) programados por módulos han demostrado su potencial para explotar el paralelismo a nivel de bucle con alta eficiencia energética. Sin embargo, estos CGRAs necesitan reconfiguraciones frecuentes durante su ejecución, lo que los hace sufrir de una gran sobrecarga de área y potencia para la memoria de contexto y la recuperación de contexto.