El amplificador de potencia apilado es una solución ampliamente adoptada en la tecnología CMOS para superar los límites de ruptura. Su aplicación a la tecnología de semiconductores compuestos es, en cambio, bastante limitada especialmente a muy alta frecuencia, donde las reactancias parásitas del dispositivo hacen que el diseño sea extremadamente desafiante, y en la tecnología de nitruro de galio, que ya ofrece altas tensiones de ruptura. De hecho, la topología apilada también puede ser ventajosa en tales escenarios, ya que puede mejorar la ganancia y la compacidad del chip. Además, las tensiones de alimentación más altas y las corrientes de alimentación más bajas impactan de manera beneficiosa en la fiabilidad, haciendo que la configuración apilada sea una solución atractiva para aplicaciones espaciales. Este documento detalla el diseño de dos celdas apiladas, diferentes en su estrategia de emparejamiento entre etapas, concebidas para aplicaciones espaciales en la banda Ka en tecnología GaN-on-Si de 100 nm. En particular, se discuten los desafíos de diseño relacionados con las limitaciones térmicas impuestas por la fiabilidad espacial y los problemas de interferencia electromagnética que pueden surgir en frecuencias de ondas milimétricas. La mejor celda logra, en simulación, 3 W de potencia de salida a 36 GHz con una ganancia asociada y eficiencia superiores a 7 dB y 35%, respectivamente.