Los dispositivos emergentes de espintrónica en investigaciones recientes han recibido mucho interés en varios campos. Sus aspectos físicos únicos están siendo explorados para mantener viva la ley de Moore. Por lo tanto, los aspectos de seguridad de hardware de los diseños de sistema en un chip (SoC) que utilizan dispositivos de espintrónica se vuelven importantes. Las uniones túnel magnéticas (MTJ) son un candidato potencial en dispositivos basados en espintrónica para aplicaciones más allá de CMOS. Este trabajo utiliza una unión túnel magnética asistida por torque de espin-órbita controlada por voltaje (VGSOT-MTJ) basada en el modelo de comportamiento Verilog-A para diseñar un posible sistema de bloqueo lógico para seguridad de hardware. En comparación con la MTJ SOT, que utiliza una tira de metal pesado debajo de la pila MTJ, VGSOT-MTJ tiene una tira antiferromagnética (AFM) que utiliza el efecto de anisotropía magnética controlada por voltaje (VCMA) para reducir significativamente el . Para diseñar el bloqueo lógico, realizamos un análisis de Monte Carlo para tener en cuenta el efecto de la variación del proceso (PV) en los parámetros críticos de MTJ. Se realizaron pruebas de diagrama de ojo y diseño de máscaras, que incluyeron el efecto del ruido térmico y PV para operaciones de circuitos digitales de alta velocidad. Finalmente, se analizó el rendimiento transitorio para demostrar la capacidad de VGSOT-MTJ para diseñar bloques de bloqueo lógico desde la perspectiva de la operación del circuito.