Diseñando un acelerador de hardware escalable y eficiente en área que admita múltiples esquemas de PQC
Autores: Jung, Heonhui; Oh, Hyunyoung
Idioma: Inglés
Editor: MDPI
Año: 2024
Acceso abierto
Artículo científico
2024
Diseñando un acelerador de hardware escalable y eficiente en área que admita múltiples esquemas de PQC
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Estudio
Acelerador de hardware
Criptosistema poscuántico
Esquemas PQC
Amenaza de la computación cuántica
Seguridad criptográfica
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 45
Citaciones: Sin citaciones
Este estudio presenta un acelerador de hardware para apoyar varios esquemas de Criptosistema Post-Cuántico (PQC), abordando la amenaza de la computación cuántica a la seguridad criptográfica.
Descripción
Este estudio presenta un acelerador de hardware para apoyar varios esquemas de Criptosistema Post-Cuántico (PQC), abordando la amenaza de la computación cuántica a la seguridad criptográfica.