logo móvil
Contáctanos

Diseño e implementación de un núcleo IP de coprocesador de hardware eficiente para control de servo de varios ejes basado en SoC universal

Autores: Xin, Jitong; Cha, Meiyi; Shi, Luojia; Jiang, Xiaoliang; Long, Chunyu; Lin, Qichun; Li, Hairong; Wang, Fangcong; Wang, Peng

Idioma: Inglés

Editor: MDPI

Año: 2023

Descargar PDF

Acceso abierto

Artículo científico
2023

Diseño e implementación de un núcleo IP de coprocesador de hardware eficiente para control de servo de varios ejes basado en SoC universal


Categoría

Ingeniería y Tecnología

Subcategoría

Ingeniería Eléctrica y Electrónica

Palabras clave

Sistema de control de servo de múltiples ejes
Chips FPGA
Núcleo IP de coprocesador
SoC universal
Operación de bucle de corriente de control vectorial
Implementación de ASIC

Licencia

CC BY-SA – Atribución – Compartir Igual

Consultas: 47

Citaciones: Sin citaciones


Descripción
El sistema de control de servomotor de varios ejes ha sido ampliamente utilizado en el control industrial. Sin embargo, las aplicaciones de chips tradicionales MCU y DSP en sistemas de control de servomotor de varios ejes de alto rendimiento están volviéndose cada vez más difíciles debido a su falta de potencia de cálculo. Aunque los chips FPGA pueden cumplir con los requisitos de potencia de cálculo de sistemas de control de servomotor de varios ejes de alto rendimiento, su versatilidad es insuficiente y el chip es demasiado costoso para un uso a gran escala. Por lo tanto, al diseñar el SoC universal, es mejor incrustar directamente el núcleo IP del coprocesador dedicado a acelerar la operación del bucle de corriente de control vectorial de múltiples motores en el SoC universal. En este estudio, se diseñó un núcleo IP del coprocesador que se puede incrustar de manera flexible en un SoC universal. El núcleo IP basado en la tecnología de multiplexación por división de tiempo (TDM) podría acelerar la operación del bucle de corriente de control vectorial de múltiples motores de acuerdo con el esquema de coordinación hardware-software propuesto en este estudio. El IP se integró primero en un SoC universal para verificar su rendimiento, y luego se realizó la verificación del prototipo FPGA para el SoC bajo sistemas de control de servomotor de tres ejes. En segundo lugar, la implementación ASIC del IP también se llevó a cabo basada en la biblioteca de procesos CSMC 90 nm. Los resultados experimentales revelaron que el IP tenía un área pequeña y un bajo consumo de energía y era adecuado para su aplicación en SoC universal. Por lo tanto, el SoC universal único, barato y de bajo consumo con el núcleo IP del coprocesador puede ser adecuado para el control de servomotor de varios ejes.

Otros recursos que podrían interesarte

Temas Virtualpro