logo móvil
Contáctanos

Diseño e implementación de un núcleo de hardware de firma digital de curva elíptica de baja área/potencia

Autores: Sghaier, Anissa; Zeghid, Medien; Massoud, Chiraz; Machout, Mohsen

Idioma: Inglés

Editor: MDPI

Año: 2017

Descargar PDF

Acceso abierto

Artículo científico
2017

Diseño e implementación de un núcleo de hardware de firma digital de curva elíptica de baja área/potencia


Categoría

Ingeniería y Tecnología

Subcategoría

Ingeniería Eléctrica y Electrónica

Palabras clave

Algoritmo de firma digital de curva elíptica
ECDSA
Implementación en hardware
Longitud de clave de 163 bits
NIST
Plataforma FPGA

Licencia

CC BY-SA – Atribución – Compartir Igual

Consultas: 28

Citaciones: Sin citaciones


Descripción
El Algoritmo de Firma Digital de Curva Elíptica (ECDSA) es el análogo al Algoritmo de Firma Digital (DSA). Basado en la curva elíptica, que utiliza una clave pequeña en comparación con otros algoritmos de clave pública, ECDSA es el esquema más adecuado para entornos donde la potencia del procesador y el almacenamiento son limitados. Este documento se centra en la implementación de hardware del ECDSA sobre curvas elípticas con una longitud de clave de 163 bits recomendada por el NIST (Instituto Nacional de Estándares y Tecnología). Ofrece dos servicios: generación de firma y verificación de firma. El procesador propuesto integra un IP de ECC, un IP de Estándar de Hash Seguro 2 (IP de SHA-2) y un IP de Generador de Números Aleatorios (IP de RNG). Por lo tanto, todos los IPs serán optimizados y se implementarán diferentes tipos de RNG para elegir el más apropiado. Se realizó una co-simulación para verificar el procesador ECDSA utilizando el software MATLAB. Todos los módulos se implementaron en una plataforma FPGA Xilinx Virtex 5 ML 50; requieren respectivamente 9670 slices, 2530 slices y 18,504 slices. Las implementaciones en FPGA representan generalmente el primer paso para obtener implementaciones ASIC más rápidas. Además, el diseño propuesto también se implementó en una tecnología ASIC CMOS de 45 nm; requiere un área de celda de 0.257 mm logrando una frecuencia máxima de 532 MHz y consume 63.444 (mW). Además, en este documento, analizamos la seguridad de nuestro procesador ECDSA propuesto contra la falta de verificación de corrección para puntos de entrada y ataques de reinicio.

Otros recursos que podrían interesarte

Temas Virtualpro