La descarga electrostática (ESD) es un problema de confiabilidad importante para todo tipo de productos de microelectrónica. La protección contra ESD es necesaria para todos los circuitos integrados (CI). A medida que se acerca el límite físico del escalado dimensional, la integración heterogénea (HI) emerge como un camino principal hacia la era más allá de la Ley de Moore para facilitar chips de microsistemas avanzados con un rendimiento extremo y funcionalidades ricas. El empaquetado avanzado es un requisito clave para los sistemas integrados en chiplets habilitados para HI (SoIC) que requieren soluciones robustas de protección contra ESD. Este artículo describe los principales desafíos técnicos emergentes asociados con los futuros superchips de microsistemas SoIC inteligentes en el contexto de las tecnologías de empaquetado avanzadas.