Decodificador LDPC orientado a FPGA para sistemas ciberfísicos
Autores: Kuc, Mateusz; Suek, Wojciech; Kania, Dariusz
Idioma: Inglés
Editor: MDPI
Año: 2020
Acceso abierto
Artículo científico
2020
Decodificador LDPC orientado a FPGA para sistemas ciberfísicos
Categoría
Matemáticas
Subcategoría
Matemáticas generales
Palabras clave
Corrección de errores hacia adelante
Códigos LDPC
Decodificador
FPGA
Algoritmo NMS
Estudios experimentales
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 31
Citaciones: Sin citaciones
Un elemento potencialmente útil de los Sistemas Ciberfísicos es un moderno sistema de codificación de corrección de errores hacia adelante (FEC), utilizando un código seleccionado de la amplia clase de códigos de Comprobación de Paridad de Baja Densidad (LDPC). En este documento, se presenta el desarrollo de una implementación de hardware en FPGAs del decodificador para la subclase de códigos Cuasi-Cíclicos (QC-LDPC).
Descripción
Un elemento potencialmente útil de los Sistemas Ciberfísicos es un moderno sistema de codificación de corrección de errores hacia adelante (FEC), utilizando un código seleccionado de la amplia clase de códigos de Comprobación de Paridad de Baja Densidad (LDPC). En este documento, se presenta el desarrollo de una implementación de hardware en FPGAs del decodificador para la subclase de códigos Cuasi-Cíclicos (QC-LDPC).