logo móvil
Contáctanos

Un dac reutilizado de búfer de 10 bits eficiente en área para circuitos integrados de controlador de columna AMOLED

Autores: Xia, Ming; Huang, Zunkai; Tian, Li; Wang, Ning; Zhu, Yongxin; Wang, Hui; Feng, Songlin

Idioma: Inglés

Editor: MDPI

Año: 2020

Descargar PDF

Acceso abierto

Artículo científico
2020

Un dac reutilizado de búfer de 10 bits eficiente en área para circuitos integrados de controlador de columna AMOLED


Categoría

Ingeniería y Tecnología

Subcategoría

Ingeniería Eléctrica y Electrónica

Palabras clave

Propuesto
Convertidor digital-analógico
Método de reutilización de búfer
Controlador AMOLED
Condensadores
Controlador de columna

Licencia

CC BY-SA – Atribución – Compartir Igual

Consultas: 36

Citaciones: Sin citaciones


Descripción
En este trabajo, propusimos un convertidor digital-analógico (DAC) de 10 bits eficiente en área con un método de reutilización de búfer para aliviar drásticamente el grave problema de explosión de área en los circuitos integrados (IC) de controladores de diodos emisores de luz orgánicos de matriz activa de alta definición (AMOLED). En nuestro diseño, implementamos las funcionalidades de un gran número de interruptores y condensadores en un DAC convencional mediante un búfer interno compacto. Además, minimizamos el requisito de capacidad del búfer reutilizando cuidadosamente el búfer de salida indispensable en el controlador de columna típico. De esta manera, podemos reducir casi a la mitad los decodificadores de interruptores y al mismo tiempo reducir el tamaño del condensador de 8 a 3 sin diseñar un amplificador intrincado y consumidor de energía por separado. Se fabricó un controlador de columna prototipo de 6 canales que emplea el DAC reutilizado propuesto mediante un proceso BCD (bipolar, CMOS, DMOS) de 0.35 m 2P3M y su área de diseño efectiva por canal es de 0.0429 mm, que es un 42.8% más pequeña que la del DAC R-C convencional de 10 bits. Además, la linealidad diferencial medida (DNL) y la linealidad integral (INL) son 0.514 LSB/0.631 LSB, respectivamente y el valor máximo de la salida de voltaje de desviación inter-canal (DVO) es de 3.25 mV. El tiempo de establecimiento dentro de 5.6 s se logra fácilmente bajo una carga de resistencia de 1.5 kOhm y capacitancia de 100 pF. Los resultados de las mediciones indican que el DAC reutilizado propuesto puede minimizar con éxito el área de la matriz mientras mantiene otras actuaciones requeridas.

Otros recursos que podrían interesarte

Temas Virtualpro