Este documento presenta un circuito digital de código abierto del coprocesador para una aritmética de precisión múltiple entera (MPA). El propósito de este coprocesador es apoyar a una unidad central de procesamiento (CPU) descargando cálculos que requieren una precisión entera mayor a 32/64 bits. El coprocesador está desarrollado utilizando el lenguaje de descripción de hardware de circuito integrado de muy alta velocidad (VHDL) como propiedad intelectual (IP). Por lo tanto, puede implementarse en matrices de compuertas programables en campo (FPGAs) en diversas escalas, por ejemplo, dentro de un sistema en chip (SoC), combinando núcleos de CPU y FPGA dentro de un solo chip, así como tarjetas de aceleración FPGA. El coprocesador maneja números enteros con precisiones en el rango de 64 bits a 32 kbits, con el tamaño de miembro configurado en 64 bits. En nuestra solución, se utiliza la representación de magnitud de signo para aumentar la eficiencia de la operación de multiplicación y para proporcionar compatibilidad con las bibliotecas de software existentes para MPA. El coprocesador se evalúa en cálculos de factorial (), exponenciación () y función verde discreta (DGF) en el SoC Xilinx Zynq-7000 en la placa TySOM-1 de Aldec. En todas las pruebas, el coprocesador demuestra tiempos de ejecución mejores que un núcleo de CPU (ARM Cortex A9) ejecutando los mismos cálculos utilizando una biblioteca de software MPA. Para parámetros de entrada suficientemente grandes, nuestro coprocesador es hasta tres veces más rápido cuando se implementa en FPGA en un SoC, llegando a ser hasta diez veces más rápido en cálculos de DGF. El código del coprocesador de código abierto está licenciado bajo la Licencia Pública de Mozilla.